PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-238330

(43) Date of publication of application: 31.08.1999

(51)Int.CI.

G11B 21/10 // G11B 7/09

(21)Application number: 10-041626 (71)Applicant: HITACHI LTD

24.02.1998

(22)Date of filing:


(72)Inventor: FUJII NOBUYUKI

(54) MAGNETIC DISK DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a correctable offset correction circuit so that a desired output waveform can be obtained even when an input offset voltage to a differential amplifier circuit is largely deviated. SOLUTION: This magnetic disk device is

comprised of a rotary drive motor for driving to rotate a magnetic disk, a magnetic head for reading data from the magnetic disk, a head drive motor for positioning the magnetic head, a read-out circuit for amplifying a signal read by the magnetic head, a signal processing circuit for extracting necessary data and generates a servo signal for a head drive motor based on a signal from this read-out circuit, and a control circuit for controlling the rotary drive motor. In



this case, the circuit to generate the servo signal for the head drive motor is provided with a differential amplifier circuit 20 for amplifying the read signal and an offset correction circuit 10 for detecting an error of an output signal of the differential amplifier circuit 20 with respect to a predetermined center potential and correcting the offset of the differential amplifier circuit 20 so that the error is eliminated.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-238330

(43)公開日 平成11年(1999)8月31日

(51) Int.Cl.⁶

識別記号

FΙ

G11B 21/10 // G11B 7/09

G 1 1 B 21/10

L

7/09

Α

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21)出顧番号

特願平10-41626

(22)出願日

平成10年(1998) 2月24日

(71) 出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 藤井 宜亨

東京都青梅市新町六丁目16番地の3 株式

会社日立製作所デバイス開発センタ内

(74)代理人 弁理士 大日方 宮雄


(54) 【発明の名称】 磁気ディスク装置

(57)【要約】

(修正有)

【課題】 差動増幅回路の入力オフセット電圧が大きくずれてしまった場合にも所望の出力波形が得られるように補正可能なオフセット補正回路を提供する。

【解決手段】 磁気ディスクを回転駆動する回転駆動モータと、磁気ディスクからデータを読取る磁気ヘッドと、該磁気ヘッドの位置決めを行うヘッド駆動モータと、磁気ヘッドにより読出されて信号を増幅する読出し回路と、該読出し回路からの信号に基づき必要なデータを抽出するとともにヘッド駆動モータのサーボ信号を生成する信号処理回路と、回転駆動モータを制御する制御回路とを備えた磁気ディスク装置において、ヘッド駆動モータのサーボ信号を生成する回路には、読出し信号を増幅する差動増幅回路20と、該差動増幅回路の出力信号と所定の中心電位との誤差を検出して該誤差がなくなるように差動増幅回路のオフセットを補正するオフセット補正回路10とを設ける。



【特許請求の範囲】

【請求項1】 磁気ディスクを回転駆動する回転駆動モータと、磁気ディスクに記憶されているデータを読み取る磁気ヘッドと、該磁気ヘッドの位置決めを行なうヘッド駆動モータと、上記磁気ヘッドにより読み取られた信号を増幅する読出し回路と、該読出し回路からの読出し信号に基づいて必要なデータを抽出するとともに上記ヘッド駆動モータのサーボ信号を生成する信号処理回路と、上記回転駆動モータを制御する制御回路とを備えた磁気ディスク装置において、上記ヘッド駆動モータのサーボ信号を生成する回路には、上記読出し信号を増幅する差動増幅回路と、該差動増幅回路の出力信号と所定の中心電位との誤差を検出して該誤差がなくなるように上記差動増幅回路のオフセットを補正するオフセット補正回路とを設けたことを特徴とする磁気ディスク装置。

【請求項2】 上記オフセット補正回路は、対をなす所定のノードより電流を引き抜く電流引抜き手段と、上記対をなすノードのいずれか一方より選択的に電流を引き抜くための電流経路切換え手段とを備え、該電流経路切換え手段は、上記差動増幅回路の出力信号と該出力信号の設計中心電位との誤差の正負に応じて制御されるように構成されていることを特徴とする請求項1に記載の磁気ディスク装置。

【請求項3】 上記電流引抜き手段は、引抜き電流を与える電流源を有し、該電流源に流れる電流は、上記差動 増幅回路の出力信号と該出力信号の設計中心電位との誤差の大きさに応じて制御されるように構成されていることを特徴とする請求項2に記載の磁気ディスク装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体集積回路技術さらには差動増幅回路のオフセット補正技術に関し、例えば磁気ディスク型記憶装置における磁気ヘッド駆動モータのサーボ信号生成回路の差動増幅回路に利用して有効な技術に関する。

[0002]

【従来の技術】差動増幅回路は、対をなす素子のアンバランスにより入力オフセット電圧が生じる。入力オフセット電圧があると、交流入力信号を増幅したときに出力信号波形の中心電位が所望の電位からずれてしまう。また、磁気ディスク型記憶装置においては、データ読出し信号を増幅するのに差動増幅回路(リードアンプ)が使用され、このリードアンプの出力信号に基づいて磁気ヘッドの位置決め制御を行なっている。そのため、リードアンプを構成する差動増幅回路にオフセットがあると正確なヘッドの位置決めが行なえないという不具合がある。

【0003】差動増幅回路(以下、差動アンプと称する)のオフセット補正回路として、例えば図2のように、差動アンプ20の前段にオフセット補正回路10を 50

設ける方式が考えられる。図2の回路は、差動アンプ2 0に故意にオフセット(以下、プリオフセット)を持た せておくとともに、このプリオフセットに見合う分だけ 本来の入力信号をずらして入力させることにより出力信 号の中心電位が目標とする電位となるようにする。そし て、差動アンプ20のプリオフセット量がプロセスのば らつきでずれた場合には、オフセット補正回路10に流 す電流 I3を増減させることで、プリオフセット量が設

と、上記回転駆動モータを制御する制御回路とを備えた 計値よりも大きくなった場合にも小さくなった場合にも 磁気ディスク装置において、上記ヘッド駆動モータのサ 10 オフセット補正を行なうことができるようにしたもので ーボ信号を生成する回路には、上記読出し信号を増幅す ある。

【0004】仮に、差動アンプ20にプリオフセットを与えておかないようにすると、入力オフセットが正になる場合と負になる場合とがあるため、いずれの場合にもオフセットを補正できるようにするにはオフセット補正回路が複雑になるという問題点がある。

[0005]

【発明が解決しようとする課題】図2のオフセット補正 回路10は、各々コレクタ端子と電源電圧Vccとの間 に抵抗R1, R2が、またエミッタ端子には定電流源I 1, I 2が接続されるとともにエミッタ間が抵抗R3を 介して互いに結合された一対のバイポーラ・トランジス タQ1, Q2と、これらのトランジスタQ1, Q2のコ レクタ端子と可変電流源I3との間にそれぞれ接続され た同一サイズのトランジスタQ3とQ4, Q5とからな り、上記トランジスタQ1, Q2のベースに入力信号V inと基準電圧Vrefが入力されそれらのコレクタ電 圧が差動アンプに供給されるように構成されたものであ り、中心電位をわざと所定量Vs (以下、シフト量と称 30 する) だけずらした図5 (a) のような入力信号 Va, V b を入力したときに目標とする電位 V bias を中心とし て変化する図5(b)のような出力波形Voutが得ら れるように設計される。なお、図5 (b) において、破 線VOBは差動アンプの入力端子A、Bにオフセットのな い信号(Vs=0)が入力されたときの差動アンプの出 力波形の中心電位である。

【0006】図2の回路は、オフセット補正回路内の素子(トランジスタや抵抗)のばらつきにより、端子A,Bの電位が図6(a)のようにシフト量Vsが大きくなる方向にずれたり、差動アンプのオフセットがずれてあたかも図6(a)のように所望のVsよりも大きな電位差のある入力Va,Vbが入力しているように見えるときは、外部回路から可変電流源I3に供給される制御電圧を補正して可変電流源I3に流れる電流を減少させる。すると、抵抗R1にはトランジスタQ3のみが接続され、抵抗R2にはトランジスタQ4とQ5とが接続されているため、I3の減少により端子A,Bの電位Va,Vbは上昇するが、その上昇は図6(a)のようにΔVaよりもΔVbの方が大きい(ΔVb=2ΔV

Oを 50 a)。その結果、図5(b)に示すような所望の出力波

形Voutが得られる図5(a)の入力電圧波形に近づ くこととなる。

【0007】一方、端子A, Bの電位が図6(b)のよ うにシフト量Vsが小さくなる方向にずれたり、差動ア ンプのオフセットがずれてあたかも図6(b)のように 所望のVsよりも小さな電位差ある入力Va, Vbが入 力しているように見えるときは、外部回路から供給され る制御電圧を補正して可変電流源Ⅰ3に流れる電流を増 加させる。すると、I3の増加により端子A,Bの電位 Va, Vbは降下するが、その降下量は図6(b)のよ 10 うに $-\Delta Va$ よりも $-\Delta Vb$ の方が大きい。その結果、 図5(b)に示すような所望の出力波形Voutが得ら れる図5 (a) の入力電圧波形に近づくこととなる。

【0008】しかしながら、図2に示すオフセット補正 回路にあっては、もともとオフセットを持つように差動 アンプを設計するため、差動アンプの入力範囲が広くな るように設計しなければならない。しかるに、近年半導 体集積回路の動作電圧はますます小さくなってきている ため、そのような入力範囲の広い差動アンプを設計する のが困難になってきている。しかも、差動アンプの入力 20 オフセット電圧が大きくなって端子A, Bの電位Va, Vbを図6(c)のようにVb>Vaとなるように補正 しないと所望の出力中心電位が得られないようになって しまった場合には、オフセット補正が困難であることが 明らかとなった。

【0009】なお、単に図6(c)のようなオフセット の補正を可能にするだけならば、予め差動アンプのプリ オフセットの値を大きくしておけば良いが、そのように すると、もともとオフセットを持たせた差動アンプの入 力範囲をさらに大きくするように設計しなければなら ず、限られた電源電圧の範囲内での回路設計が事実上不 可能になってしまうという問題がある。

【0010】この発明の目的は、差動増幅回路の入力オ フセット電圧が大きくずれてしまったような場合にも所 望の出力波形が得られるように補正可能なオフセット補 正回路を提供することにある。

【0011】この発明の他の目的は、磁気ディスク装置 における読出し信号から磁気ヘッド駆動モータのサーボ 信号を形成する差動増幅回路が入力オフセットを有して いても磁気ヘッドの正確な位置決めが可能なオフセット 40 補正回路を提供することにある。

【0012】この発明の前記ならびにそのほかの目的と 新規な特徴については、本明細書の記述および添附図面 から明らかになるであろう。

[0013]

【課題を解決するための手段】本願において開示される 発明のうち代表的なものの概要を説明すれば、下記のと おりである。

【0014】すなわち、磁気ディスクを回転駆動する回

を読み取る磁気ヘッドと、該磁気ヘッドの位置決めを行 なうヘッド駆動モータと、上記磁気ヘッドにより読み取 られた信号を増幅する読出し回路と、該読出し回路から の読出し信号に基づいて必要なデータを抽出するととも に上記ヘッド駆動モータのサーボ信号を生成する信号処 理回路と、上記回転駆動モータを制御する制御回路とを 備えた磁気ディスク装置において、上記ヘッド駆動モー タのサーボ信号を生成する回路には、上記読出し信号を 増幅する差動増幅回路と、該差動増幅回路の出力信号と 所定の中心電位との誤差を検出して該誤差がなくなるよ うに上記差動増幅回路のオフセットを補正するオフセッ ト補正回路とを設けたものである。

【0015】上記した手段によれば、差動増幅回路の入 力オフセット電圧が大きくずれてしまったような場合に も所望の出力波形が得られるようにオフセットが自動的 に補正されるようになり、これによってこの差動増幅回 路を磁気ディスク装置における読出し信号から磁気ヘッ ド駆動モータのサーボ信号を形成する回路に使用した場 合に、差動増幅回路が入力オフセットを有していても磁 気ヘッドの正確な位置決めが可能となる。

【0016】また、上記オフセット補正回路は、対をな す所定のノードより電流を引き抜く電流引抜き手段と、 上記対をなすノードのいずれか一方より選択的に電流を 引き抜くための電流経路切換え手段とを備え、該電流経 路切換え手段は、上記差動増幅回路の出力信号と該出力 信号の設計中心電位との誤差の正負に応じて制御される ように構成する。これによって、差動増幅回路の設計が 容易となる。

【0017】さらに、上記電流引抜き手段は、引抜き電 流を与える電流源を有し、該電流源に流れる電流は、上 30 記差動増幅回路の出力信号と該出力信号の設計中心電位 との誤差の大きさに応じて制御されるように構成する。 これにより、精度の高いオフセットの補正が可能とな り、磁気ディスク装置における磁気ヘッドの位置決めを 一層正確に行なうことができる。

[0018]

【発明の実施の形態】以下、本発明の好適な実施例を図 面に基づいて説明する。

【0019】図1は、本発明に係るオフセット補正回路 を備えた差動増幅回路の一実施例を示す。この実施例の 差動増幅回路は、差動アンプ20と、この差動アンプ2 0の前段に設けられたオフセット補正回路10と、差動 アンプ20の出力信号Voutのずれを検出する誤差検 出回路30とにより構成されている。

【0020】また、上記オフセット補正回路10は、各 々コレクタ端子と電源電圧Vccとの間に抵抗R1,R 2が、またエミッタ端子には定電流源 1 1, 1 2 が接続 されるとともにエミッタ間が抵抗R3を介して互いに結 合された一対のバイボーラ・トランジスタQ1, Q2と 転駆動モータと、磁気ディスクに記憶されているデータ 50 からなるgmアンプ11と、トランジスタQ1、Q2の

および該可変電流源13と上記トランジスタQ1, Q2 のコレクタ端子との間にそれぞれ接続または接続可能に された同一サイズの電流引抜き用トランジスタQ3, Q 4, Q5から引抜き電流制御回路12とによって構成さ れている。トランジスタQ1のベースには入力信号Vi nが入力され、Q2のベースにはVinの中心電位が基 準電圧Vrefとして印加され、VinとVrefの差 に応じた電圧が次段の差動アンプ20に供給される。ト ランジスタQ3, Q4, Q5はそのベースに上記基準電 10 圧Vrefが印加されることで定電流素子と機能する。 【0021】この実施例のオフセット補正回路10が図 2に示されている回路と異なる点は、トランジスタQ 1, Q2のコレクタ端子と可変電流源 I3との間にそれ ぞれ接続されたトランジスタQ3, Q4, Q5のうちQ 4は切換えスイッチS1によりそのコレクタ端子がトラ ンジスタQ1, Q2のコレクタ端子と差動アンプ20の 入力端子との接続ノードA, Bのいずれにも接続可能に 構成されている点と、入力信号Vinの中心電位が基準 電圧Vrefと一致するようにしてVinを入力する点 20 である。

【0022】さらに、上記切換えスイッチS1は上記誤 差検出回路30から出力される誤差の正負に応じた信号 LKによって制御されるように構成されている。また、 上記可変電流源I3に流れる電流も上記誤差検出回路3 ○から出力される誤差の大きさ(絶対値)に応じた信号 ITによって制御されるように構成されている。上記誤 差検出回路30には、設計中心に相当する電圧Vbiasが 入力されており、差動アンプ20の出力Voutと設計 中心電圧Vbiasとを比較して、切換えスイッチS1に対 30 する制御信号LKと、可変電流源I3に対する制御信号 ITとを出力する。なお、特に制限されないが、この実 施例の誤差検出回路30は外部から入力される制御信号 TESTが所定のレベルにされたときにのみ動作するよ うに構成されている。

【0023】次に、図1の実施例回路の作用を説明す

【0024】この実施例の回路において、差動アンプ2 〇のオフセット補正を行なうにはまず回路をアクティブ にする制御信号TESTと設計中心電圧Vbiasを誤差検 40 出回路30に入力する。オフセット補正回路2の定電流 源 I 1, I 2に流れる電流を等しくしたとき、出力 V o utの中心電位をVc、この中心電位Vcと設計中心電 位Vbiasとの差V c - VbiasをΔVとすると、V c > V bias(ΔV>0)のときは誤差検出回路30より切換え スイッチS1をノードA側へ接続させるような制御信号 LKが出力されるとともに、 | Δ V | の大きさに応じた 制御信号1Tが定電流源13に供給される。

【0025】抵抗R1, R2の抵抗値を等しくr0、定 電流源13に流れる電流をj3とすると、切換えスイッ チS1がノードA側に接続されている状態ではトランジ スタQ4がノードAに接続されるため、ノードA, Bの 電位Va, Vbはそれぞれ

 $Va = Vcc - r0 (2 \cdot i3/3 + i0)$

 $Vb = Vcc - r0 (1 \cdot i3/3 + i0)$ で表される。

【0026】上式より、定電流源 I3に流れる電流 i3 $を \Delta i$ だけ増加させると、ノードAの電位Vaは $2 \Delta i$ ·r0/3だけ下がり、ノードBの電位VbはΔi·r0/ 3だけ下がるので、ノードBの電位がノードAの電位に 対して相対的にΔi・r0/3だけ上がる。その結果、差 動アンプ20の出力Voutは定電流源I3の電流を増 加させる前に比べて低くなる。従って、差動アンプ20 の出力Voutの中心電位Vcが設計中心電位Vbiasよ りも高い場合には、切換えスイッチS1をノードA側に 接続させた状態で定電流源 I 3に流れる電流を Δ V に応 じて増加させれば良いことが分かる。

【0027】一方、切換えスイッチS1がノードB側に 接続されている状態ではトランジスタQ4がノードBに 接続されるため、ノードA、Bの電位Va、Vbはそれ ぞれ

 $Va = Vcc - r0 (1 \cdot i3/3 + i0)$ $Vb = Vcc - r0 (2 \cdot i3/3 + i0)$ で表される。

【0028】上式より、定電流源 13に流れる電流 13 $を \Delta i$ だけ増加させると、ノードAの電位V a は Δi ・ r0/3だけ下がり、ノードBの電位Vbは2Δi·r0 /3だけ下がるので、ノードAの電位がノードBの電位 に対して相対的に $\Delta i \cdot r0/3$ だけ上がる。その結果、 差動アンプ20の出力Voutは定電流源Ⅰ3の電流を 増加させる前に比べて高くなる。従って、差動アンプ2 0の出力Voutの中心電位Vcが設計中心電位Vbias よりも低い場合には、切換えスイッチS1をノードB側 に接続させた状態で定電流源I3に流れる電流を∆Vに 応じて増加させれば良いことが分かる。

【0029】本実施例においては、誤差検出回路30か ら上記のように出力Voutの中心電位Vcと設計中心 電位Vbiasの差の正負に応じた制御信号LKが切換えス イッチS1に、またVcとVbiasの差の大きさに応じた 制御信号ITが定電流源I3に供給されるように構成さ れている。なお、制御信号を定電流源Ⅰ3に供給する代 わりに、誤差検出回路30内に、差動アンプ20の出力 Voutの中心電位Vcと設計中心電位Vbiasの差に応 じた電流が流れる電流源を設け、この電流源と上記オフ セット補正回路10の定電流源13とがカレントミラー 回路を構成するようにして電流を制御するようにしても 良い。

【0030】図3および図4に、上記誤差検出回路30 の具体例をそれぞれ示す。

【0031】図3の誤差検出回路は、差動アンブ20の

50

出力Voutと設計中心電位Vbiasとを比較する比較回路31と、差動アンプ20の出力Voutと設計中心電位Vbiasとの電位差を検出して電位差の絶対値 | ΔV | に応じた電圧を出力する誤差アンプ32と、該誤差アンプ32の出力と許容オフセットδに応じた電圧Vδとを比較する比較回路33と、外部からの動作許可信号TESTによって動作するクロック発生回路34と、該クロック発生回路34より出力されるクロック信号によって上記比較回路31の出力をラッチするラッチ回路35と、上記比較回路33の出力をイネーブル信号として上10記クロック発生回路34より出力されるクロック信号によって計数動作するカウンタ回路36と、該カウンタ回路36の出力をDA変換可路37とにより構成されている。

【0032】図3の誤差検出回路は、動作許可信号TESTが動作許可を示すレベルにされるとクロック発生回路34がクロック信号を発生し、このクロック信号によってそのときの比較回路31の出力(VoutがVbiasよりも高いか低いかを示す信号)をラッチ回路35がラッチする。これによって、差動アンプ20の出力Voutが設計中心電位Vbiasよりも高いと例えばハイレベルの制御信号LKが出力される。その結果、オフセット補正回路10の切換えスイッチS1がトランジスタQ4をノードA側に接続させるように制御される。また、差動アンプ20の出力Voutが設計中心電位Vbiasよりも低いとロウレベルの制御信号LKが出力される。その結果、オフセット補正回路10の切換えスイッチS1がトランジスタQ4をノードB側に接続させるように制御される。

【0033】一方、差動アンプ20の出力Voutと設 30計中心電位Vbiasの電位差 | ΔV | を検出する誤差アンプ32の出力は比較回路33で許容オフセット電圧Vδと比較され、電位差 | ΔV | が許容オフセット電圧Vδよりも大きいときは比較回路33から例えばハイレベルの信号が出力される。この信号によってカウンタ回路36が計数可能状態にされるため、クロック発生回路34で発生されたクロック信号がカウンタ回路36に供給され度に、カウンタ回路36の計数値がインクリメント(+1)される。すると、カウンタ回路36の出力がDA変換回路37によりDA変換されその出力が制御信号 40としてオフセット補正回路10の可変電流源I3に供給され、その値に応じて電流が増加される。これによって、差動アンプ20の出力Voutは設計中心電位Vbiasに近づく。

回路37の出力は一定に保持される。その後、動作許可信号TESTが不許可を示すレベルに変化されると、クロック発生回路34の動作が停止され、ラッチ回路35 およびカウンタ回路36が動作を停止する。ただし、DA変換回路37の出力は最後の状態のまま保持される。従って、動作許可信号TESTをシステムの立ち上がりに許可状態を示すレベルにしてDA変換回路37の出力は一定になってから、動作許可信号TESTをもとに戻すことにより、オフセット補正回路10によるオフセット補正を終了させることができる。

【0035】図4の誤差検出回路は、図3の誤差検出回 路における差動アンプ出力Voutと設計中心電位Vbi asとの電位差 | ΔV | と許容オフセット電圧V δとを比 較する比較回路33の代わりにデジタルコンパレータ3 8を用いるようにしたもので、これに応じて図1におけ る誤差アンプ32の代わりに出力Voutと設計中心電 位Vbiasとの電位差をデジタル値に変換して出力するA D変換回路39を設けてある。また、この実施例では、 クロック信号が不要であるため、動作許可信号TEST がAD変換回路39と比較回路31に入力されていると ともに、デジタルコンパレータ38の比較出力がAD変 換回路39に動作許可信号ENとして供給されるように 構成されている。具体的には、差動アンプ出力Vout と設計中心電位Vbiasとの電位差 | ΔV | が許容オフセ ットδよりも大きい間は、ENはAD変換回路39の動 作許可を示すロウレベルにされ、電位差 | ΔV | が許容 オフセットδよりも小さくなると、ENはAD変換回路 39の動作を不許可するハイレベルにされる。ここで、 デジタルコンパレータ38へは、許容オフセットδがデ ジタル値で与えられる。

【0036】次に、本発明に係るオフセット補正回路を備えた差動アンプを使用して好適なシステムの一例を説明する。図7はハードディスク装置の概略構成、図8はハードディスク装置を構成する信号処理回路(LSI)の構成を示すもので、本発明に係るオフセット補正回路を備えた差動アンプは、図8におけるサーボ信号生成回路の部分に使用される。

【0037】図7のハードディスク装置の構成を簡単に説明すると、50は磁気ディスク、51は磁気ディスクを回転させるスピンドルモータ、52は磁気ディスク50に対するデータの書込み、読取りを行なう磁気ヘッド、53は磁気ヘッド52の位置決め用のボイスコイルモータ、54は磁気ヘッド52に書込み電流を流すライトアンプや磁気ヘッド52により読み取られた信号を増幅するためのリードアンプを有するリード・ライトIC、55はライトデータにID情報を付加して書込み信号を形成したり読出し信号からデータを抽出したりする信号処理用LS1、56はボイスコイルモータ53を駆動するドライバ、57はスピンドルモータ51を駆動するドライバ、58はマイクロブロセッサ等に代わってハ

10

ードディスク装置全体を制御するハードディスク・コン トローラである。図7の実施例では、ハードディスク・ コントローラ58がスピンドルモータ51を制御するよ うに構成されているが、ハードディスク・コントローラ 58とは別個にスピンドルモータ51を制御する回路を 設けても良い。

【0038】上記信号処理用LSI55にはリード系の 回路とライト系の回路が設けられており、このうちリー ド系の回路は、図8に示すように、読出し信号Rin x, Rinyを増幅するオートゲインアンプ(AGC) 501と、読出し信号Rinx, Rinyから高周波の ノイズ成分を除去するローパスフィルタ502と、読出 し信号のデータ部の信号をデジタル信号に変換するAD 変換回路503と、ヘッド位置決め用のサーボ信号を生 成するサーボ信号生成回路504などから構成されてい る。そして、このサーボ信号生成回路504は、読出し 信号Rinx、Rinyを全波整流する全波整流回路5 41、本発明に係るオフセット補正回路10を備えた差 動アンプ20などから構成される。

【0039】読出し信号Rinx、Rinyからヘッド 20 増幅回路の一実施例を示す回路図である。 位置決め用のサーボ信号を生成するサーボ信号生成回路 504の差動アンプとして本発明に係るオフセット補正 回路を備えた差動アンプを適用することにより、差動ア ンプがオフセットを有することにより磁気ヘッドが磁気 ディスク面のトラックの中心からずれているように見え てしまうのを防止して、精度の高い磁気ヘッドの位置決 め制御が可能となるという利点がある。

【0040】以上本発明者によってなされた発明を実施 例に基づき具体的に説明したが、本発明は上記実施例に 限定されるものではなく、その要旨を逸脱しない範囲で 種々変更可能であることはいうまでもない。例えば、上 記実施例においては、差動アンプ20がプリオフセット を有しないように設計されているが、図2の回路と同様 に中心電位をわざと所定量Vsだけずらした図5(a) のような入力信号Va, Vbを入力したときに目標とす る電位Vcを中心として変化する図5(b)のような出 力波形Voutが得られるように差動アンプを設計して も良い。この場合、通常はトランジスタQ4がQ5と同 じ側に接続されるように切換えスイッチS1を制御し、 差動アンプ20の入力オフセット電圧が大きくなって端 40 子A, Bの電位Va, Vbを図6 (c) のようにVb> Vaとなるように補正しないと所望の出力中心電位が得 られないようになってしまった場合にのみトランジスタ Q4をQ3と同じ側に接続させるように制御すれば良 V10

【0041】以上の説明では主として本発明者によって なされた発明をその背景となった利用分野であるハード ディスク装置を構成する信号処理回路(LS1)内のサ ーボ信号生成回路を構成する差動アンプに適用したもの について説明したが、この発明はそれに限定されるもの 50

でなく、差動増幅回路におけるオフセットの補正に広く 利用することができる。また、ハードディスク装置のみ ならずフロッピーディスク装置やコンパクトディスク装 置などのサーボ信号生成回路にも利用することができ る。

[0042]

【発明の効果】本願において開示される発明のうち代表 的なものによって得られる効果を簡単に説明すれば下記 のとおりである。

【0043】すなわち、差動増幅回路の入力オフセット 電圧が大きくずれてしまったような場合にも所望の出力 波形が得られるようにようにオフセットが自動的に補正 されるようになり、これによってこの差動増幅回路を磁 気ディスク装置における磁気ヘッド駆動モータのサーボ 信号を形成する回路に使用した場合に、差動増幅回路が 入力オフセットを有していても磁気ヘッドの正確な位置 決めが可能となる。

【図面の簡単な説明】

【図1】本発明に係るオフセット補正回路を備えた差動

【図2】本発明に先立って検討したオフセット補正回路 を備えた差動増幅回路の一例を示す回路図である。

【図3】誤差検出回路の具体例を示す回路図である。

【図4】 誤差検出回路の他の具体例を示す回路図であ

【図5】図2のオフセット補正回路を備えた差動増幅回 路の差動アンプの入力信号波形と出力信号波形を示す波 形図である。

【図6】図2のオフセット補正回路を備えた差動増幅回 路におけるオフセット補正回路や差動アンプのオフセッ トによる入力信号波形のずれを示す波形図である。

【図7】 本発明に係るオフセット補正回路を備えた差動 アンプを使用して好適なシステムの一例としてのハード ディスク装置の概略構成を示すブロック図である。

【図8】ハードディスク装置を構成する信号処理回路 (LSI) のリード系の回路の構成例を示すブロック図 である。


【符号の説明】

- 10 オフセット補正回路
- 20 差動アンプ
- 30 誤差検出回路
- 3 1 比較回路
- 32 誤差アンプ
- **33** 比較回路
- 34 クロック発生回路
- 35 ラッチ回路
- 36 カウンタ回路
- 37 DA変換回路
- 38 デジタルコンパレータ
- 3 9 A D変換回路


11

- 50 磁気ディスク
- 51 スピンドルモータ
- 52 磁気ヘッド
- 53 ボイスコイルモータ
- 54 リード・ライトIC
- 55 信号処理LSI
- 56 モータドライバ


【図1】



【図3】




【図5】




12

- 57 モータドライバ
- 58 ハードディスクコントローラ
- 501 オートゲインアンプ
- 502 ローパスフィルタ
- 503 AD変換回路
- 504 サーボ信号生成回路
- 541 全波整流回路


【図2】




【図4】



【図6】



【図7】



【図8】

